搜索资源列表
Verilog HDL硬件描述语言.rar
- verilog入门书籍
verilog 行为级代码实例.zip
- verilog HDL
verilog SDRAM core
- 我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application
cpu的VERILOG描述
- RISC CPU的VerilogHDL描述-RISC CPU Verilog HDL descr iption
HDL
- HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格-HDL coding style and coding guidance, presented a detailed VHDL and Verilog HDL language programming style
trafficLight-verilog
- 交通灯状态机的实现，用verilog HDL编程，Xilinx ISE 6仿真，在实际电路中得到验证．-traffic lights to achieve the state machine, with verilog HDL programming, Xilinx ISE 6 simulation, the actual circuit have been tested.
verilog黄金参考指南中文版
- Verilog设计典型指导资料,学习价值较高。(Verilog design typical guidance information, learning value is higher.)
Verilog-基本语法
- Verilog设计典型指导资料,有学习的价值(Verilog design typical guidance information, has the value of learning)
aes128-hdl-master
- Verilog AES hdl key 128 bit code and decode
digital_clock
- 自己用verilog HDL写的一个数字钟模块，包括校时功能，在Maxplusii下调试和下载通过(A digital clock module written by Verilog HDL, including timing function, debugging and downloading through Maxplusii.)
CICFilter
- 一个CIC滤波器的源代码，基于verilog HDL语言(The source code of a CIC filter is based on Verilog HDL language.)
FP_multiplier
- Multiplier for 32 bit with test bench using verilog HDL
PWN
- Pulse Width modulation using Verilog HDL
UART9600
- 基于verilog hdl uart 收发器 波特率 9600(Verilog HDL UART transceiver baud rate 9600)
Verilog HDL 简明教程
- Verilog HDL是一种硬件描述语言，本书是Verilog HDL的入门教程
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例
demodulation
- 基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
Verilog HDL
- 2015年全国电子设计大赛F题，时间间隔测量模块，占空比测量模块，ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)
Verilog数字VLSI设计教程（源码）
- Verilog 数字VLSI 设计教程 官方Lab(Verilog Digital VLSI Design Course Official Lab)
计算机原理与设计：Verilog HDL版
- 计算机原理与设计：Verilog HDL版